

DIGI 3	Lehrfach: Grundlagen der Digitaltechnik Versuch: Digitaltechnik 3	 Fakultät Elektrotechnik und Informatik
© Hochschule Zittau/Görlitz; Fakultät Elektrotechnik und Informatik		

Prof. Bischoff

29. September 2023

Bearb.: Dipl.Ing. (FH) Schreiter

Versuchsziel

Kennenlernen von

- programmierbaren Logikbausteinen FPGA's (Field Programmable Gate Array) und
- Umgang mit einem Programmentwicklungssystem Lattice Diamond zum rechnergestützten Entwurf von Logikfunktionen mit Hilfe der Hardwarebeschreibungssprache VHDL.
- Realisierung einfacher Programmierübungen zu kombinatorischen und sequentiellen Schaltungen

Vorbereitung

Der zum Einsatz kommende MACH XO3¹ ist ein Vertreter der FPGA-Schaltkreisfamilie. Er besitzt frei programmierbare Zellen, programmierbare Rückkopplungen und Ein- und Ausgabeblocke.

Theoretische Grundlage

- Informieren Sie sich mit Hilfe Ihrer Vorlesungsunterlagen und den Datenblätter im Internet über den Aufbau und die Funktion programmierbarer Logikschaltkreise, insbesondere von FPGA's!

1. Vorbereitungsaufgaben

Verwenden Sie die aktuelle Aufgabenstellung von <https://f-ei.hszg.de/fakultaet/labore/bereich-elektrotechnik/labor-grundlagen-elektronik-und-digitaltechnik/>!

Anhand des in Vorlesung vorgestellten Beispielsprogramm „BCD-7 Segment“ soll das Praktikum erfolgen. Wiederholen Sie die theoretischen Grundlagen zu FPGAs.

In der Vorlesung wurde zur Visualisierung eine 7-Segmentanzeige mit gemeinsamer Kathode verwendet, deshalb sind die Ausgabesignale des „HIGH-aktiv“ (HIGH-Pegel am Ausgang lässt das entsprechende Segment leuchten). Im Versuch haben Sie eine Schaltung² mit gemeinsamer Anode, d.h. ein LOW-Pegel lässt ein Segment leuchten.

Wiederholen Sie die Theorie eines BCD zu 7-Segment Codewandlers! Erstellen Sie eine Wahrheitstabelle mit BCD-Code als Eingang und dem 7-Segmentcode als Ausgang.

Informieren Sie sich, wie in VHDL eine Hilfsvariable eingesetzt werden kann und wie bitweise invertiert wird!

¹ <https://www.latticesemi.com/products/fpgaandcpld/machxo3>

² Siehe Lattice_7Segment_Schalter.pdf

2. Versuchsdurchführung

- Laden Sie die Projektvorlage BCD-7 Segment.zip, wie die in der Vorlesung demonstriert wurde.
- Passen Sie die Eingänge auf die am Praktikumsplatz vorhandene Schaltung an.
- Passen Sie die Ausgänge auf die am Praktikumsplatz vorhandene Schaltung an.
- Übersetzen Sie das JEDEC-File und übertragen Sie Ihr Programm auf die Schaltung.
- Führen Sie eine Kontrolle der Funktion anhand Ihrer vorbereiteten Tabelle durch.
- Ggf. korrigieren oder ändern Sie die Konfiguration im Projekt oder ändern Sie die VHDL Programmierung.
- Checkliste 1:
 - Eingangs-Schalter: links höchstwertiges Bit MSB, rechts niederwertigstes Bit LSB
 - Kontrolle der BCD-Code 0-9 auf 7-Segment Anzeige.
- Aufgabe: Erweitern Sie Ihre Programmierung zur Anzeige der restlichen möglichen Eingangskombinationen „A“ – „F“ bzw. 10 – 15.
- Checkliste 2:
 - Kontrolle der HEX bzw. BCD-Code 0-15 auf 7-Segment Anzeige.

3. Protokollabgabe



Inhalte: strukturiertes Protokoll, nummerierte und ggf. beschriftete Abbildungen und Tabellen mit Bezug im Text, keine Kopie der Versuchsanleitung!, Lösung der Vorbereitungsaufgaben, Dokumentation der nötigen Änderungen damit Projektvorlage im Praktikum genutzt werden kann, kommentierter Quelltext, Dokumentation des Ergebnisses vom Praktikum, z.B. Tabelle mit gemessenen logischen Zuständen an Ein- und Ausgang.

Geben Sie das Protokoll als PDF Datei per Email an den Versuchsbetreuer innerhalb von 14 Tagen nach dem Versuchstermin ab. Alle Mitarbeiter der Gruppe müssen in dem Protokoll genannt werden. Der Name der PDF Datei muss nach folgendem Muster gebildet werden:

- Digitaltechnik03_[Matrikel]_Gr[Gruppennummer].pdf
 - Matrikel ohne ‚d‘ oder ‚b‘ für Bachelor, ohne Bindestrich, z.B. KEA21 oder EAS22
 - z.B. Digitaltechnik03_KEA20_Gr1.pdf

Anhang

- Schaltplan der Erweiterungsplatine „7-Segment“ Lattice_7Segment_Schalter.pdf
- Projektvorlage „BCD-7 Segment.zip“ (separate Datei)
- MachXO3StarterKitUsersGuideEB95.pdf (separate Datei)



<https://edugit.org/eshszg/>

HSZG

Sheet: /

File: Lattice_7Segment_Schalter.kicad_sch

Title: Schalter und 7-Segment Erweiterung für MACHX03

Size: A4 Date: 2023-08-21

KiCad E.D.A. kicad 7.0.7

Rev:

Id: 1/1

Figure 5. J3/J4 Header Landing Callout




Figure 6. J6/J8 Header Landing Callout

