DIGI 3

Lehrfach: Grundlagen der Digitaltechnik Versuch: Digitaltechnik 3



Hochschule Zittau/Görlitz; Fakultät Elektrotechnik und Informatik

Prof. Bischoff 14. Juni 2024

Bearb.: Dipl.Ing. (FH) Schreiter

Versuchsziel

Kennenlernen von

- programmierbaren Logikbausteinen FPGA's (Field Programmable Gate Array) und
- Umgang mit einem Programmentwicklungssystem Lattice Diamond zum rechnergestützten Entwurf von Logikfunktionen mit Hilfe der Hardwarebeschreibungssprache VHDL.
- Realisierung einfacher Programmierübungen zu kombinatorischen und sequentiellen Schaltungen

Vorbereitung

Der zum Einsatz kommende MACH XO31 ist ein Vertreter der FPGA-Schaltkreisfamilie. Er besitzt frei programmierbare Zellen, programmierbare Rückkopplungen und Ein-und Ausgabeblöcke.

Theoretische Grundlage

Informieren Sie sich mit Hilfe Ihrer Vorlesungsunterlagen und den Datenblätter im Internet über den Aufbau und die Funktion programmierbarer Logikschaltkreise, insbesondere von FPGA's!

1. Vorbereitungsaufgaben

Verwenden Sie die aktuelle Aufgabenstellung von https://f-ei.hszg.de/fakultaet/labore/bereichelektrotechnik/labor-grundlagen-elektronik-und-digitaltechnik!

Anhand des in Vorlesung vorgestellten Beispielprogramm "BCD-7 Segment" soll das Praktikum erfolgen. Wiederholen Sie die theoretischen Grundlagen zu FPGAs.

In der Vorlesung wurde zur Visualisierung eine 7-Segmentanzeige mit gemeinsamer Kathode verwendet, deshalb sind die Ausgabesignale des "HIGH-aktiv" (HIGH-Pegel am Ausgang lässt das entsprechende Segment leuchten). Im Versuch haben Sie eine Schaltung² mit gemeinsamer Anode, d.h. ein LOW-Pegel lässt ein Segment leuchten.

Wiederholen Sie die Theorie eines BCD zu 7-Segment Codewandlers! Erstellen Sie eine Wahrheitstabelle mit BCD-Code als Eingang und dem 7-Segmentcode als Ausgang.

Informieren Sie sich, wie in VHDL eine Hilfsvariable eingesetzt werden kann und wie bitweise invertiert wird!

https://www.latticesemi.com/products/fpgaandcpld/machxo3

Siehe Lattice 7Segment Schalter.pdf

2. Versuchsdurchführung

- Laden Sie die Projektvorlage BCD-7 Segment.zip, wie die in der Vorlesung demonstriert wurde
- Ändern Sie den Schaltkreis auf "MachXO3LF → LCMXO3LF-6900C"
 - ∘ Menü "Project" → "Device"
 - o Menü "Tools" → "Programmer" → Spalte "Device" & "File" auf erzeugtes JEDEC-File einstellen.
- Passen Sie die Eingänge auf die am Praktikumsplatz vorhandene Schaltung an.
- Passen Sie die Ausgänge auf die am Praktikumsplatz vorhandene Schaltung an.
- Übersetzten Sie das JEDEC-File und übertragen Sie Ihr Programm auf die Schaltung.
- Führen Sie eine Kontrolle der Funktion anhand Ihrer vorbereiteten Tabelle durch.
- Ggf. korrigieren oder ändern Sie die Konfiguration im Projekt oder ändern Sie die VHDL Programmierung.
- Checkliste 1:
 - Eingangs-Schalter: links höchstwertiges Bit MSB, rechts niederwertigstes Bit LSB
 - Kontrolle der BCD-Code 0-9 auf 7-Segment Anzeige.
- Aufgabe: Erweitern Sie Ihre Programmierung zur Anzeige der restlichen möglichen Eingangskombinationen "A" "F" bzw. 10 15.
- Checkliste 2:
 - Kontrolle der HEX bzw. BCD-Code 0-15 auf 7-Segment Anzeige.

3. Protokollabgabe

Inhalte: strukturiertes Protokoll mit Überschriften, nummerierte und ggf. beschriftete Abbildungen und Tabellen mit Bezug im Text, **keine** Kopie der Versuchsanleitung!, Lösung der Vorbereitungsaufgaben, Dokumentation der nötigen Änderungen damit Projektvorlage im Praktikum genutzt werden kann, kommentierter Quelltext, Dokumentation des Ergebnisses vom Praktikum, z.B. Tabelle mit gemessenen logischen Zuständen an Ein- und Ausgang.

Geben Sie das Protokoll als PDF Datei per Email an den Versuchsbetreuer innerhalb von 14 Tagen nach dem Versuchstermin ab. Alle Mitarbeiter der Gruppe müssen in dem Protokoll genannt werden. Der Name der PDF Datei muss nach folgendem Muster gebildet werden:

- Digitaltechnik03 [Matrikel] Gr[Gruppennummer].pdf
 - o Matrikel ohne ,d' oder ,b' für Bachelor, ohne Bindestrich, z.B. KEA21 oder EAS22
 - o z.B. Digitaltechnik03 KEA20 Gr1.pdf

Anhang

- Quelltext aus "BCD 7-Segment.zip"
- Schaltplan der Erweiterungsplatine "7-Segment" Lattice 7Segment Schalter.pdf
- Projektvorlage "BCD-7 Segment.zip" (separate Datei)
- MachXO3StarterKitUsersGuideEB95.pdf (separate Datei)

```
library ieee;
    use ieee.std logic 1164.all;
2
    use ieee.std logic arith.all;
3
    use ieee.std_logic_unsigned.all;
4
5
    entity BCDHEX is
6
            port(X: in std_logic_vector(3 downto 0);
7
                  Y: out std_logic_vector(0 to 6));
8
    end BCDHEX;
9
10
    architecture VERHALTEN of BCDHEX is
11
    begin
12
        with X select -- Auswahl
13
              -- 7 SegmentCode: BCD Code:
14
              -- Y(0)...Y(6)
                                   X(3)...X(0)
15
                  abcdefg
16
             Y<="11111110" when "0000", --0
17
                 "0110000" when "0001", --1
18
                 "1101101" when "0010", --2
19
                 "1111001" when "0011", --3 "0110011" when "0100", --4
20
21
                 "1011011" when "0101", --5
22
                 "1011111" when "0110", --6
23
                 "1110000" when "0111", --7
"1111111" when "1000", --8
24
25
                 "1111011" when "1001", --9
26
                 "0000001" when "1010", --10 -
27
                 "0000001" when "1011", --11 -
"0000001" when "1100", --12 -
"0000001" when "1101", --13 -
28
29
30
                 "0000001" when "1110", --14 -
31
                 "0000001" when "1111"; --15 -
32
33
    end VERHALTEN;
34
```






Figure 5. J3/J4 Header Landing Callout

J3			J	4								
1	2	1		2		8	858588		Top Side		E SWI	
VCCI00	VCCI00	VCC	101	VCCIO1				****	****	Ш	SW2	0
A13	C13	K1	2	K13	\	R 233 833	15 SZ 35	****			THE REAL PROPERTY.	30 33 33 34 34 34
F8	B12	M1	14	N14			88	PROTO	TYPE AREA	-0000	1881	
C12	E11	L1	4	N16			要	Щë ₩	94V-8 3914	TP9 2 2 2 2	震力	靈
E10	D10	M1	15	M16		12 F8	四錢	Ut B		TPS TP8 PS		CH CH
GND	GND	GN	1D	GND		010		717	: :05:	2005		
F9	C10	L1	5	L16		88	200	0 16	, B	3002	QUS SO	88
E8	E9	K1	4	K16		80	は異	Ja IPA	100	2007	11001	22
E7	D8	K1	5	J14		00058	いの競		A SHEET SHEET	2000	200	역보 이 이
D7	C7	H1	14	J15		25 25	シシ		. 1	3000	22	22 22
GND	GND	GN	1D	GND		28	91186 8H156	EN :	A: :::::::::::::::::::::::::::::::::::		18 00	622
C5	D6	J1	6	H15		55	1561	SC-S	822 822 822 818 818 862	N SEC	5 PB	12.5
E6	C4	H1	16	G15		28		690		····		250
A10	F7	G1	16	F15		88	88	Coxto31		"] ²	88	80
D9	B9	F1	6	E15		25	00 888			FTDI Chio	250	200
GND	GND	GN	D	GND		20 a z		4 - 0	2 64	1	22	22
B6	B7	E1	6	E14		₩ ¥	2 4 11 3 10 10 10 10 10 10 10 10 10 10 10 10 10 1	TP12	X1 - 11 - 830	R9 TP1	R 6 6	TP10 PM
B5	A5	D1	16	C15	/			<u>ৃ</u> ≣TP13∰				TP2
B4	A4	D1	4	F14				TP14	J2		- 88	
GND	A3	G1	14	B16			1	- ,	EIEI	R410-0	D1	0
39	40	39	9	40		J3	J4		20 0			

Figure 6. J6/J8 Header Landing Callout

