Ph.D. Amalanathan A. Joseph

Ph.D.
Joseph Amalanathan Arputhasamy
Joseph_Amalanathan.Arputhasamy(at)hszg.de
Zittauer Institut für Verfahrensentwicklung, Kreislaufwirtschaft, Oberflächentechnik, Naturstoffforschung
02763 Zittau
Hochwaldstr. 2a
Gebäude Z V, Raum 104
1.Obergeschoss
+49 3583 612-4305
Arbeitsgebiete
  • Einfluss von strukturellen Silikongrenzflächen in Kabelmuffen.
  • Teilentladungsüberwachung und AC-Grenzflächendurchschlagsfestigkeit von strukturierten Silikongrenzflächen

Forschungsprojekte

  • Optimierung von dielektrischen Längsgrenzflächen unter Nutzung von Nanostrukturen (DFG)

Veröffentlichungen

  • A. J. Amalanathan, S. Kornhuber, F. Kopsch, A. Knapp, A. Müller, and A. Fery, “Longitudinal dielectric interfaces with microstructures,” in 23rd International Symposium on High Voltage Engineering (ISH 2023), Glasgow, UK: IET, Aug. 2023, pp. 116–120. doi: https://doi.org/10.1049/icp.2024.0437.
  • A. Knapp, F. Kopsch, A. J. Amalanathan, S. Kornhuber, A. Müller, and A. Fery, “Structuring dielectric interfaces for enhanced electrical strength,” in 2023 International Symposium on Electrical Insulating Materials (ISEIM), Shimane, Japan, Sep. 2023, pp. 175–178. doi: https://doi.org/10.23919/ISEIM60444.2023.10329270.

Wissenschaftliche Vitae

  Zeitraum
Feb. 2022 - 

Wissenschaftlicher Mitarbeiter an der Fakultät für Elektrotechnik und Informatik der Hochschule Zittau/Görlitz in der Fachgruppe für Hochspannungstechnik

Juli 2021 -

Jan. 2022

 Postdoctoral Fellow am Indian Institute of Technology Madras, Chennai, Indien
Nov. 2017 - Juli 2021

Doktorand am Indian Institute of Technology Madras, Chennai, Indien

Ph.D. Thesis (übersetzt): Experimentelle und Modellierungsstudien zum Verständnis der Leistung von Transformatorisolierungen

Aug. 2015 -

Juli 2017

Studium: "Power Engineering & Management"  am: College of Engineering Guindy, Anna University, Chennai, Indien.

Abschluss: Masterstudium (M.E.)

Master-Thesis (übersetzt): Inverses Zeitadmittanzrelais für Verteilungsnetz mit dezentraler Energie

Aug. 2011 -

Mai 2015

Studium: "Electrical & Electronics Engineering" am: Panimalar Engineering College, Chennai, Indien.

Abschluss: Bacheorstudium (B.E)

Bachelor-Thesis (übersetzt): Kaskadierte Multilevel-Wechselrichter mit Reihenschaltung von Submultilevel-Wechselrichtern